System: Ryzen 2700X. X570 AORUS PRO. 2×8GB 3200MHz CL16 (CMK16GX4M2B3200C16). Jeg har prøvet at optimere disse RAM i dette system, og har opdaget nogle ting ved MEMTEST86, som jeg undre mig over. Det virker for mig som om at L1cache er stort set upåvirket af RAM-overclocking, og at det er L2 L3 og RAM overførslen der forbedres. Jeg oplever at L2 hastigheden kan svinge med op til 5GB/s, uden at jeg ændre noget, det forstår jeg ikke? Jeg har testet mig frem til at 3600 17-19-21-21-42 umiddelbart giver det bedste stabile resultat. Jeg kan godt køre op på 3733 19-21-21-21-42, men det koster ca. 7GB/s på L2, og ca. 2GB/s på L3. Jeg kan også få timings ned på 3600 17-19-8-19-21, det giver ekstra 1GB/s på RAMmene, men koster ca. 5GB/s på L2. Det viser sig også at hvis jeg bruger de formodede optimale 17-19-21-21-42, og hæver frekvensen til 3666, så koster det ca. 5GB/s på L2, og ca. 2GB/s på L3. Så nu tænker jeg. Kan jeg regne med de overførselshastigheder der måles? Hvordan kan overførsels hastigheden falde, når frekvensen stiger og timings er uændret? Skal jeg på sådan en ZEN+ overhovedet bekymre mig om nogle GB/s, og bare sørge for at få FCLK så højt op som muligt?
--

Sidst redigeret 10-10-2020 22:16

#1
wazer^
Semi Nørd
10-10-2020 22:27

Rapporter til Admin

glem memtest86 https://www.karhusoftware.com[...]
--
if ( $life( $me ) == $null ) { getLife( $me ) | halt }

#2
Wut
Nørd Aspirant
10-10-2020 23:46

Rapporter til Admin

#0 Så vidt jeg forstår, så ligger L1 og L2 på coren i Ryzen, så deres frekvenser (og dermed performance) er låst til corens klokfrekvens. Forbindelsen til L3 går via Infinity Fabric, som er afhængig af hukommelsens frekvens. Jeg kan umiddelbart ikke forstå, hvorfor L1 og L2s performance skulle ændre sig ved at ændre på RAMmens timings. Det må være en eller underlig ting ved memtest86, eller en sideeffekt af, at RAMmen bliver hurtigere/langsommere. Gad vide om Memtest86 overhovedet forstår arkitekturen i Ryzen? 2700X er jo lavet af 2 stk CCXer. Hvad sker der mon, hvis Memtest86 flytter sig rundt mellem CCXer undervejs? Har de sat affinity til en bestemt core, eller hopper den rundt? Det kan da give nogle underlige cache-resultater. Jeg ville ikke spekulere over cache-hastigheder, men fokusere på RAMmen. Først: Hvor høj frekvens, kan du få dem til at køre ved, og dernæst hvor lav Tcas (CL) og Trcd kan du mase den ned på. Du kan også gøre det modsat, hvilket bare giver ekstra arbejde: Få Tcas ned først til minimum, og dernæst skrue frekvensen op. Men så ender du med at skulle øge Tcas i trin undervejs, da Tcas omregnet i milisekunder jo afhænger af frekvensen.
--
FYI: https://www.youtube.com[...]
--

Sidst redigeret 10-10-2020 23:49

#3
Sven Bent
Ultra Nørd
11-10-2020 02:13

Rapporter til Admin

Du kan ikke bruge benchmarking i memtest86(+) til saerligt meget baade orignal udviklering og udviklering bag + udgaven har begge haft gevet udtryk for at benchmarken aldrig har vaeret en priortet (fornuftigt nok) De alle 3 cache niveuer er automatiske og selv styret er det svaer for softare at isolere sig til dette omraade hvilket kan medfore undelige resultater. brug heller noget ordenlig benchmark til dette formaal
--
Sven Bent - Dr. Diagnostic www.TechCenter.[...] - Home of Project Mercury

#4
Thygekm
Gigabruger
11-10-2020 09:01

Rapporter til Admin

#1 Hvad mener du jeg opnår ved at skifte til det?
--

#5
Thygekm
Gigabruger
11-10-2020 09:56

Rapporter til Admin

#2 Det er nogle interessante spørgsmål du stiller. Jeg har med mine begrænsede evner forsøgt at kigge lidt mere ind i det. Det ser ud som om at L1 og L2 ligger i den enkelte kerne, og L3 deles af de 4 kerner i et CCX. Afhængig af hvad det er kernerne laver, kan det godt give mening, at den øgede cache overførsel, er en sideeffekt af hurtigere adgang til RAM. Hvis man altså som #3 skriver, overhovedet kan regne med de tal. Men bør jeg overhovedet bekymre mig om det, eller får jeg mere ud af at koncentrere mig om at få min FCLK så højt op som muligt? Jeg forstår ikke forskellen på de forskellige timings, og hvorfor de fra startede er sat til noget i retningen af: X - (X+2) - (X+2) - (X+2) -(X×2). Jeg oplever at tredje og femte værdi stort set altid kan køres med på minimum, uden det betyder noget for stabiliteten. (Altså ? - ? - 8 - ? - 21) Er der en eller anden indbyrdes afhængighed, der gør det fordelagtigt at indstille timings til X - (X+2) - (X+2) - (X+2) -(X×2)?
--

#6
Thygekm
Gigabruger
11-10-2020 10:23

Rapporter til Admin

#3 Kan du anbefale noget?
--

#7
Sven Bent
Ultra Nørd
12-10-2020 00:20

Rapporter til Admin

#86 Jeg har ikke rigtigt brugt nogle cpu cache benchmarks i aarevis men et skudt fra hoftet ville vare aida64 ville vaere en mere stabilt benchmark. jeg mener at sisoft sandre ogsaa skulle have en men jeg er lidt usikke paa hukkomelsen
--
Sven Bent - Dr. Diagnostic www.TechCenter.[...] - Home of Project Mercury

#8
Thygekm
Gigabruger
12-10-2020 16:11

Rapporter til Admin

#7 Der fik jeg vist ikke udtrykt mig særlig tydeligt. Kan du anbefale noget til at teste, hvad der giver en bedste kombination af FRQ og timings? Eller måske bare en generel anbefaling til, hvor meget FCLK jeg skal sigte efter?
--